Представленная Intel информация включает в себя новые исследования, которые улучшают масштабируемость и производительность транзисторов с затвором по всей площади (GAA) как с использованием кремния, так и с использованием сверхтонких 2D-транзисторов, в которых используются материалы, отличные от кремния. Intel также рассказала о своей субтрактивной технологии с использованием рутения, которая улучшает производительность и масштабируемость межсоединений, что в конечном итоге позволяет использовать более тонкие провода между транзисторами, а также о прорыве в упаковке микросхем, который в 100 раз повышает производительность сборки микросхем.
Изображение: Intel
Команда Intel по технологическим исследованиям, которая в течение последних 50 лет была известна как команда по исследованию компонентов, входит в состав Intel Foundry. Эта команда работает над разработкой продуктов, предназначенных для коммерциализации в ближайшей перспективе, в отличие от более долгосрочных инициатив Intel Labs. Команда по технологическим исследованиям известна тем, что проложила путь для многих фундаментальных технологий Intel, а также тем, что в этой группе были разработаны такие последние инновации, как подача питания PowerVia и архитектура RibbonFET.
Прорыв в маштабируемости межсоединений
По мере того, как транзисторы становятся меньше, то же самое должны делать и провода (межблочные соединения), которые их соединяют. Медь является предпочтительным материалом для миллиардов проводов нанометрового масштаба, которые перемещают энергию и данные внутри чипа в сложной 3D-сетке (вы можете увидеть, как это выглядит в этом видео). На самом деле, до 60 километров межблочной проводки находится внутри современных чипов. Тем не менее, способность сжимать эти микроскопические провода исчерпывает себя, и большинство альтернатив не подходят для крупносерийного производства. Это является критическим препятствием на пути к более мелким технологическим узлам.
Изображение: Destination 2D
Подобно стандартному медному проводу, который используется в бытовых электрических устройствах, провода, которые переносят электроны между транзисторами, нуждаются в изоляторе, в данном случае в диэлектрическом покрытии, чтобы предотвратить рассеивание электронов . Тем не менее, провода также требуют барьера для предотвращения диффузии меди, которая может загрязнить диэлектрик. Этот барьер создает проблемы с усадкой проводов.
Сжатие межблочных проводов в процессоре чрезвычайно сложно из-за требований технологического процесса, используемого для создания проводов. Сначала создается траншея, затем в траншею закладывается барьер поверх диэлектрика. Затем поверх барьера наносится слой для гальванического меднения, после чего поверх него наносится медь. Излишки материала сверху затем удаляются полировкой.
Как показано на изображении выше, уменьшение количества меди помогает сделать провод тоньшк, но также уменьшает отношение меди (объема) к барьерному и затравочному слою, а удельное сопротивление увеличивается экспоненциально по мере уменьшения провода. Это означает, что провода пропускают меньший ток, замедляя скорость устройства (среди прочих эффектов) и влияя на емкость.
Изображение: Intel
Команда исследователей Intel в области технологий разработала процесс, пригодный для крупносерийного производства, в котором вместо меди используется рутений. В нём также предусмотрены воздушные зазоры.
Воздушные зазоры — это технология, которую Intel представила ещё на 14-нм техпроцессе. Эта технология позволяет удалять участки изолирующего диэлектрика, оставляя вместо него воздух (диэлектрическая проницаемость воздуха составляет около 1,0) для уменьшения ёмкости (Intel заявила, что ёмкость 14-нм чипов увеличилась на 17%).
Intel не поделилась подробной информацией о своём процессе Subtractive Ruthenium, но представит больше информации во время презентации. Intel заявляет, что её процесс Subtractive Ruthenium с воздушными зазорами обеспечивает до 25% ёмкости при согласованном сопротивлении при шаге менее 25 нм (расстояние между линиями межсоединений). Intel заявляет, что её исследовательская группа «первой продемонстрировала в рамках испытаний в сфере исследований и разработок практичный, экономичный и совместимый с крупносерийным производством субтрактивный процесс интеграции рутения с воздушными зазорами, который не требует дорогостоящих литографических зон исключения воздушных зазоров вокруг переходных отверстий или самонастраивающихся потоков переходных отверстий, требующих выборочного травления».
Изображение: Applied Materials
Intel предполагает использовать этот метод на первых порах для наиболее важных слоев с наименьшими шагами, в то время как для более крупных верхних слоев будет использоваться стандартные медные межсоединения. Естественно, Subtractive Ruthenium также будет полезен с точки зрения подачи питания на обратную сторону. В конце концов, эти провода меньшего размера позволят подключаться к транзисторам меньшего размера, и Intel заявляет, что эта технология, вероятно, будет использоваться в будущих техпроцессах Intel.
Прорыв в технологии транзисторов с универсальным затвором (GAA)
Изображение: Intel
Intel RibbonFET — это первый новый транзистор с тех пор, как более 13 лет назад появился FinFET. Это первый транзистор Intel с полностью изолированным затвором (GAA), дебютировавший в техпроцессах 20A и 18A. Он состоит из сложенных нанолистов, полностью окружённых затвором, в отличие от рёбер, окружённых затвором с трёх сторон, как в FinFET.
Изображение: Intel
Теперь задача состоит в дальнейшем сокращении размеров конструкций GAA, и Intel решает эту задачу как в стандартных кремниевых конструкциях, так и с использованием новых 2D-материалов. На стандартном кремнии представленные Intel транзисторы демонстрируют улучшенное масштабирование CMOSпо всему периметру затвора с ленточными транзисторами, в результате чего длина затвора составляет 6 нм, а толщина нанопленки / нанопластинки — 1,7 нм, обеспечивая при этом улучшенные эффекты коротких каналов и более высокую производительность.
На первой стороне графика зависимости длины затвора от скорости электронов справа показан впечатляющий профиль. В таблице в центре слайда показано сравнение с существующими технологиями транзисторов, при этом Tfin/Tsi (толщина ребра/толщина наноленты) для наноленты почти в два раза меньше, чем толщина ребра, используемого в FinFET.
Самый большой вопрос заключается в том, что будет следующим после кремния? После появления CFET транизисторов следующим шагом GAA является замена материалов, используемых в NMOS- и PMOS-транзисторах, на 2D-материалы (толщиной всего в несколько атомов). На верхнем слайде рассказывается о достижениях Intel в области использования атомарно тонких материалов на основе дихалькогенидов переходных металлов (TMD), которые, как считается, являются материалами, используемыми после кремния.
Компания Intel изготовила 2D-транзисторы NMOS и PMOS с длиной затвора 30 нм, используя материал на основе молибдена. Intel утверждает, что благодаря этим усилиям были получены «лучшие в своём классе токи управления NMOS», что в 2 раза лучше, чем следующий лучший опубликованный результат. На графике справа показано, что исследовательская платформа превосходит другие подобные исследовательские платформы для TMD.
Транзисторная линейка Intel также включает в себя обзор последних 60 лет развития транзисторных технологий и призыв к действию для отрасли по разработке транзисторов, работающих при сверхнизком напряжении Vdd (напряжении питания) менее 300 мВ, что значительно ниже современного диапазона в 1 В. Это амбициозная цель на 2030-е и 2040-е годы.
Прорыв в области упаковки
Изображение: Intel
Новая технология Intel Selective Layer Transfer (SLT) позволяет прикреплять целую пластину с чипами к другой пластине на чрезвычайно высоких скоростях, также выбрать отдельные микросхемы для соединения, исключив другие. В этой технологии используется неорганическое инфракрасное лазерное разъединение. По словам Intel, SLT позволяет в 100 раз увеличить производительность процесса сборки «чип-на-чип».
Intel также отмечает, что SLT «позволяет создавать ультратонкие микросхемы с гораздо большей гибкостью, обеспечивая меньшие размеры матрицы и более высокие соотношения сторон по сравнению с традиционным соединением микросхемы с пластиной».
Изображение: Intel
Intel также проведёт презентацию IEDM, посвящённую завтрашним решениям в области упаковки. На изображении выше представлен EMIB-T, о котором ранее не сообщалось.EMIB-T, мост для межсоединений с низкой задержкой, низким энергопотреблением и высокой пропускной способностью, который соединяет микросхемы.
Сообщение Intel сообщила о прорывах в области сверхтонких 2D-транзисторов, корпусах микросхем и межсоединениях появились сначала на Время электроники.
