Производители DRAM постоянно стремятся сделать свои ячейки памяти как можно меньше и сделать свои чипы также как можно меньше, чтобы повысить конкурентоспособность. Для этого они обычно внедряют новые технологические процессы и примерно раз в десятилетие внедряют новые структуры ячеек DRAM. В современных DRAM, например, используется конструкция ячеек 6F ^ 2 (6F2), в которой уже более десяти лет используются трехмерные транзисторы FinFET; в DRAM использовались обычные транзисторы главным образом потому, что каждый новый технологический процесс внедрял новые способы сжатия ячеек DRAM. Это было все, что требовалось производителям памяти.
Сообщается, что SK hynix и Samsung намерены применить дизайн ячеек 4F ^ 2 с использованием своих техпроцессов менее 10 нм, хотя подробностей мало. Samsung разработает процесс производства первого поколения DRAM менее 10 нм, до которого еще два поколения. В настоящее время самым передовым техпроцессом Samsung по производству DRAM является технология 5-го поколения 10-нм класса (12 нм), которую компания начала использовать в середине 2023 года. Согласно слайду, просочившемуся ранее в этом году, Samsung планирует разработать еще два процесса производства 10-нм класса, прежде чем представить процессВКФЬВКФЬ первого поколения с менее чем 10-нм процессором, дебют которого ожидается во второй половине десятилетия.
В дополнение к использованию EUV, конструкции ячеек 4F ^ 2 и транзисторов VCT Samsung планирует внедрить технологию stacked DRAM в начале 2030-х годов, что еще больше увеличит плотность ее устройств памяти в течение следующего десятилетия.
Сообщение Разработчик SK hynix о будущем DRAM появились сначала на Время электроники.
